机译:H.264编码器在多核体系结构上的多层多级并行性设计和评估
机译:针对H.264 / AVC视频编码器的针对VLSI架构设计的低复杂度分层模式决策算法
机译:针对H.264 / AVC视频编码器的针对VLSI架构设计的低复杂度分层模式决策算法
机译:在H.264 / AVC编码器中为多核平台开发MB级并行性
机译:指令级并行技术的技术可扩展架构的设计和评估
机译:云计算中多核架构运行时监视器的设计和开发
机译:H.264 / AVC整数运动估计的高并行硬件架构设计,用于实时DTTV传输